256-State Rate 1/2 Viterbi Decoder on TTA Processor

P. Salmela; T. Järvinen; T. Sipilä; J. Takala

256-State Rate 1/2 Viterbi Decoder on TTA Processor

Julkaisun otsikon käännös: 256-State Rate 1/2 Viterbi Decoder on TTA Processor

P. Salmela
, T. Järvinen
, T. Sipilä
, J. Takala

Tutkimustuotos: Konferenssiartikkeli › Tieteellinen › vertaisarvioitu

1 Sitaatiot (Scopus)

Julkaisun otsikon käännös	256-State Rate 1/2 Viterbi Decoder on TTA Processor
Alkuperäiskieli	Englanti
Otsikko	Proceedings 2005 of the IEEE International Conference on Application-Specific Systems, Architectures, and Processors, 23-25 July 2005, Samos Greece
Toimittajat	S. Vassiliadis
Sivut	370-375
Tila	Julkaistu - 2005
OKM-julkaisutyyppi	A4 Artikkeli konferenssijulkaisussa

Julkaisufoorumi-taso

Ei tasoa

Pääsy asiakirjaan

http://www.computer.org/proceedings/

Siteeraa tätä

@inproceedings{87fb8176876a4356ac3fde534f7740fa,

title = "256-State Rate 1/2 Viterbi Decoder on TTA Processor",

author = "P. Salmela and T. J{\"a}rvinen and T. Sipil{\"a} and J. Takala",

note = "ISBN 0-7695-2407-9, ISSN 1063-6862<br/>Contribution: organisation=tkt,FACT1=1",

year = "2005",

language = "English",

pages = "370--375",

editor = "S. Vassiliadis",

booktitle = "Proceedings 2005 of the IEEE International Conference on Application-Specific Systems, Architectures, and Processors, 23-25 July 2005, Samos Greece",

}

TY - GEN

T1 - 256-State Rate 1/2 Viterbi Decoder on TTA Processor

AU - Salmela, P.

AU - Järvinen, T.

AU - Sipilä, T.

AU - Takala, J.

N1 - ISBN 0-7695-2407-9, ISSN 1063-6862<br/>Contribution: organisation=tkt,FACT1=1

PY - 2005

Y1 - 2005

M3 - Conference contribution

SP - 370

EP - 375

BT - Proceedings 2005 of the IEEE International Conference on Application-Specific Systems, Architectures, and Processors, 23-25 July 2005, Samos Greece

A2 - Vassiliadis, S.

ER -