Finite state machine encoding for VHDL synthesis

Julkaisun otsikon käännös: Finite state machine encoding for VHDL synthesis

Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu

28 Sitaatiot (Scopus)

Julkaisun otsikon käännös	Finite state machine encoding for VHDL synthesis
Alkuperäiskieli	Englanti
Sivut	23-30
Julkaisu	IEE Proceedings - Computers and Digital Techniques
Vuosikerta	148
Numero	1
Tila	Julkaistu - 2001
OKM-julkaisutyyppi	A1 Alkuperäisartikkeli tieteellisessä aikakauslehdessä

Julkaisufoorumi-taso

@article{a940939ae8204bb28d46de5c5ca7ebd4,

title = "Finite state machine encoding for VHDL synthesis",

author = "K. Kuusilinna and V. Lahtinen and T. H{\"a}m{\"a}l{\"a}inen and J. Saarinen",

note = "Contribution: organisation=tkt,FACT1=1",

year = "2001",

language = "English",

volume = "148",

pages = "23--30",

journal = "IEE Proceedings - Computers and Digital Techniques",

issn = "1350-2387",

publisher = "Institution of Engineering and Technology",

number = "1",

}

TY - JOUR

T1 - Finite state machine encoding for VHDL synthesis

AU - Kuusilinna, K.

AU - Lahtinen, V.

AU - Hämäläinen, T.

AU - Saarinen, J.

N1 - Contribution: organisation=tkt,FACT1=1

PY - 2001

Y1 - 2001

M3 - Article

SN - 1350-2387

VL - 148

SP - 23

EP - 30

JO - IEE Proceedings - Computers and Digital Techniques

JF - IEE Proceedings - Computers and Digital Techniques

IS - 1

ER -