High-level parameterizable area estimation modeling for ASIC designs

Julkaisun otsikon käännös: High-level parameterizable area estimation modeling for ASIC designs

Ville Eerola, Jari Nurmi

Tutkimustuotos: Artikkeli › Tieteellinen › vertaisarvioitu

7 Sitaatiot (Scopus)

Julkaisun otsikon käännös	High-level parameterizable area estimation modeling for ASIC designs
Alkuperäiskieli	Englanti
Sivut	461-475
Sivumäärä	15
Julkaisu	Integration: the VLSI Journal
Vuosikerta	47
Numero	4
DOI - pysyväislinkit	https://doi.org/10.1016/j.vlsi.2014.01.002
Tila	Julkaistu - 2014
OKM-julkaisutyyppi	A1 Alkuperäisartikkeli tieteellisessä aikakauslehdessä

Julkaisufoorumi-taso

@article{efc9d8aa03a3479580e2e79572ea117b,

title = "High-level parameterizable area estimation modeling for ASIC designs",

author = "Ville Eerola and Jari Nurmi",

note = "Contribution: organisation=elt,FACT1=1<br/>Portfolio EDEND: 2014-08-28<br/>Publisher name: Elsevier",

year = "2014",

doi = "10.1016/j.vlsi.2014.01.002",

language = "English",

volume = "47",

pages = "461--475",

journal = "Integration: the VLSI Journal",

issn = "0167-9260",

publisher = "Elsevier B.V.",

number = "4",

}

TY - JOUR

T1 - High-level parameterizable area estimation modeling for ASIC designs

AU - Eerola, Ville

AU - Nurmi, Jari

N1 - Contribution: organisation=elt,FACT1=1<br/>Portfolio EDEND: 2014-08-28<br/>Publisher name: Elsevier

PY - 2014

Y1 - 2014

U2 - 10.1016/j.vlsi.2014.01.002

DO - 10.1016/j.vlsi.2014.01.002

M3 - Article

SN - 0167-9260

VL - 47

SP - 461

EP - 475

JO - Integration: the VLSI Journal

JF - Integration: the VLSI Journal

IS - 4

ER -