Implementation of a Nonlinear Self-Interference Canceller using High-Level Synthesis

Tutkimustuotos: KonferenssiartikkeliScientificvertaisarvioitu

16 Lataukset (Pure)

Abstrakti

High-level synthesis (HLS) aims to improve the productivity of digital logic design over traditional register-transfer level (RTL) methods. This paper shows that HLS can replace RTL when implementing a complex data path oriented signal processing algorithm under strict throughput constraints. Our system is a nonlinear spline-based Hammerstein self-interference (SI) canceller for full-duplex transceiver capable of achieving high SI suppression, while maintaining low computational complexity. The achieved suppression of the SI is superb 45 dB, while consuming 29 026 of the available LUTs, 17992 of registers, and 655 of the DSP slices on Kintex-7 XC7K410T FPGA. Our paper also compares the usability of two commercial HLS tools that were used in this work.
AlkuperäiskieliEnglanti
Otsikko2020 IEEE International Symposium on Circuits and Systems (ISCAS)
JulkaisupaikkaSevilla
KustantajaIEEE
Sivut1-5
Sivumäärä5
ISBN (elektroninen)978-1-7281-3320-1
DOI - pysyväislinkit
TilaJulkaistu - 21 lokak. 2020
OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisussa
TapahtumaIEEE International Symposium on Circuits and Systems - Sevilla, Espanja
Kesto: 10 lokak. 202021 lokak. 2020
https://iscas2020.org/

Conference

ConferenceIEEE International Symposium on Circuits and Systems
LyhennettäISCAS 2020
Maa/AlueEspanja
KaupunkiSevilla
Ajanjakso10/10/2021/10/20
www-osoite

Julkaisufoorumi-taso

  • Jufo-taso 1

Sormenjälki

Sukella tutkimusaiheisiin 'Implementation of a Nonlinear Self-Interference Canceller using High-Level Synthesis'. Ne muodostavat yhdessä ainutlaatuisen sormenjäljen.

Siteeraa tätä