System-level design for partially reconfigurable hardware

Yang Qu, Kari Tiensyrjä, Juha Pekka Soininen, Jari Nurmi

    Tutkimustuotos: KonferenssiartikkeliTieteellinenvertaisarvioitu

    1 Sitaatiot (Scopus)

    Abstrakti

    In this paper, we present a SystemC-based approach for system-level design of partially reconfigurable hardware. The main focuses are resource estimation to support system analysis, reconfiguration modeling for fast performance simulation, automatic generation of reconfigurable components and a static prefetch scheduler. The approach was applied in a real design case of a part of a WCDMA decoding algorithm on a commercial reconfigurable platform.

    AlkuperäiskieliEnglanti
    Otsikko2007 IEEE International Symposium on Circuits and Systems
    Sivut2738-2741
    Sivumäärä4
    DOI - pysyväislinkit
    TilaJulkaistu - 2007
    OKM-julkaisutyyppiA4 Artikkeli konferenssijulkaisussa
    Tapahtuma2007 IEEE International Symposium on Circuits and Systems, ISCAS 2007 - New Orleans, LA, Yhdysvallat
    Kesto: 27 toukok. 200730 toukok. 2007

    Conference

    Conference2007 IEEE International Symposium on Circuits and Systems, ISCAS 2007
    Maa/AlueYhdysvallat
    KaupunkiNew Orleans, LA
    Ajanjakso27/05/0730/05/07

    !!ASJC Scopus subject areas

    • Electronic, Optical and Magnetic Materials
    • Electrical and Electronic Engineering

    Sormenjälki

    Sukella tutkimusaiheisiin 'System-level design for partially reconfigurable hardware'. Ne muodostavat yhdessä ainutlaatuisen sormenjäljen.

    Siteeraa tätä