Abstrakti
In this paper, we present a SystemC-based approach for system-level design of partially reconfigurable hardware. The main focuses are resource estimation to support system analysis, reconfiguration modeling for fast performance simulation, automatic generation of reconfigurable components and a static prefetch scheduler. The approach was applied in a real design case of a part of a WCDMA decoding algorithm on a commercial reconfigurable platform.
| Alkuperäiskieli | Englanti |
|---|---|
| Otsikko | 2007 IEEE International Symposium on Circuits and Systems |
| Sivut | 2738-2741 |
| Sivumäärä | 4 |
| DOI - pysyväislinkit | |
| Tila | Julkaistu - 2007 |
| OKM-julkaisutyyppi | A4 Artikkeli konferenssijulkaisussa |
| Tapahtuma | 2007 IEEE International Symposium on Circuits and Systems, ISCAS 2007 - New Orleans, LA, Yhdysvallat Kesto: 27 toukok. 2007 → 30 toukok. 2007 |
Conference
| Conference | 2007 IEEE International Symposium on Circuits and Systems, ISCAS 2007 |
|---|---|
| Maa/Alue | Yhdysvallat |
| Kaupunki | New Orleans, LA |
| Ajanjakso | 27/05/07 → 30/05/07 |
!!ASJC Scopus subject areas
- Electronic, Optical and Magnetic Materials
- Electrical and Electronic Engineering
Sormenjälki
Sukella tutkimusaiheisiin 'System-level design for partially reconfigurable hardware'. Ne muodostavat yhdessä ainutlaatuisen sormenjäljen.Siteeraa tätä
- APA
- Author
- BIBTEX
- Harvard
- Standard
- RIS
- Vancouver